Original document

SEMICONDUCTOR MEMORY DEVICE

Patent number:

JP3116865

Publication date:

1991-05-17

Inventor:

MIYATAKE SHINICHI; others: 04

Applicant:

HITACHI LTD; others: 01

Classification:

- international:

H01L27/108; H01L27/04

- european:


Application number: JP19890254497 19890929

Priority number(s):

View INPADOC patent family

Abstract of JP3116865

PURPOSE: To lessen the occurrence of refresh failures by a method wherein the distances between a substrate potential generating circuit and memory cell sections are elongated respectively by a factor correspondent to an indirect peripheral circuit and a direct peripheral circuit or to a bonding pad and a direct peripheral circuit. CONSTITUTION: When a substrate voltage generating circuit 9 is arranged in a region between an indirect peripheral circuit 8 and bonding pads 3, the circuit 9 is arranged at the center of a part between the upper and the lower memory cell arrays 10. At the same time, the indirect peripheral circuit 8 and a direct peripheral circuit 7 are arranged on a region between the circuit 9 and the upper memory cell arrays 10, and the source and the drain diffusion layers of MISFETs absorb minor carriers induced in the circuit 9. The bonding pads 3 and the direct peripheral circuit 7 are arranged on a region between the circuit 7 and the lower memory cell arrays 10, and the source and the drain diffusion layers of the MISFETs arranged adjacent to them absorb minor carriers induced in the circuit 9. By this setup, a semiconductor memory device of this design can be improved in electrical reliability.



THIS PAGE BLANK (USPTO)

①特許出願公開

⑫ 公 開 特 許 公 報(A) 平3-116865

@Int. Cl. 5

識別記号

广内整理番号

❸公開 平成3年(1991)5月17日

H 01 L 27/108

Α

7514-5F 8624-5F H 01 L 27/10

3 2 5 Τ×

審査請求 未請求 請求項の数 3 (全7頁)

60発明の名称

半導体記憶装置

題 平1-254497 回特

頤 平1(1989)9月29日 22出

武 個発 明 者 宫

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイエンジニアリング株式会社内

東京都千代田区神田駿河台4丁目6番地

東京都小平市上水本町5丁目20番1号

淳 Ħ 個発 明

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

株式会社日立製作所 の出 願 人

日立超エル・エス・ア 頭 መ出 -

イエンジニアリング株

式会社

四代 理 人

弁理士·秋田 収喜 最終頁に続く

四納寿

1. 発明の名称

半滩体記憶装置

- 2. 特許請求の範囲
 - 1. 少なくとも2個のメモリセルアレイ部、 族夫 々のメモリセルアレイ部を制御する直接周辺回 路、数直接周辺回路を制御する間接周辺回路、 -外部編子、基板電圧発生回路の夫々を備えた半 遊体記憶装置において、前記2個のメモリセル アレイ部間の領域に該夫々のメモリセルアレイ 部に沿って前記直接周辺回路を配置し、該夫々 の直接周辺回路間の領域に一方の直接周辺回路 に沿って前記間接周辺回路を配置すると共に他 方の直接周辺回路に沿って外部端子を配置し、 前記側接周辺回路と前記外部端子との間の領域 に前記基板電圧発生回路を配置したことを特徴 とする半導体記憶装置。
 - 2. 前記半導体記憶装置はDRAMであることを 特徴とする請求項1に記載の半導体記憶装置。
- 3. 前記半導体記憶装置は、LOC構造の樹脂封

止型パッケージに搭載されたことを特徴とする 請求項1叉は請求項2に記載の半導体記憶装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体記憶装置に関し、特に基板電 圧発生回路を鍛えた半導体記憶装置に適用して有 効な技術に関するものである。

〔従来の技術〕

1 Mや4 M[bit] の記憶容量のDRAMを有す る半遊体記憶装置においては、半導体基板の上下 端節に複数個の外部端子(ポンディングパッド)を 配置し、このポンディングパッド間の領域に、メ モリセルアレイ部、直接周辺回路、間接周辺回路. 基板 似圧発生回路の夫々を配置している。

前記メモリセルアレイ部は、前記半導体基板の 前記上下ボンディングパッド間の中央部に配置さ れ、前記半導体基板表面の大部分の面積を占めて いる。このメモリセルアレイ部は、例えば上側に . 2個、下側に2個、合計4個に分割され、情報の アクセススピードを高めている。分割された夫々

のメモリセルアレイ部には、1 [bit] の情報を記憶するメモリセルが行列状に複数配置されている。このメモリセルは、メモリセル選択用MOSFETと直列に接続された情報蓄積用容量素子(キャパシタ)から構成されている。

前記分割された上側2個のメモリセルアレイ部間、下側2個のメモリセルアレイ部間の夫々には、相補性データ線を駆動するYデコーダ回路が配置されている。また、上側のメモリセルアレイ部と下側のメモリセルアレイ部との間には、ワード線を駆動するXデコーダ回路やワードドライバ回路が配置されている。これらYデコーダ回路、Xデコーダ回路等は、メモリセルアレイ部を直接駆動する直接周辺回路を構成する。

上側のメモリセルアレイ部と上端部に配置されたボンディングパッドとの間には、RAS系回路、CAS系回路等、クロック系回路が配置されている。下側のメモリセルアレイ部と下端側のボンディングパッドとの間には、Xアドレスバッファ回

基板電圧発生回路と前記メモリセルアレイ部との間に間接周辺回路を配置し、両者間の離隔距離を増加することにより、前記間接周辺回路を構成するMOSFETのソース、ドレイン等の拡散層で少数キャリヤを吸収できる確率を高め、前述のリフレッシュ不良の発生を低減している。

路、 Y アドレスバッファ回路等、 アドレス系回路 が配置されている。 これらクロック系回路、 アド レス系回路は、 前記直接周辺回路を制御する間接 周辺回路を構成する。

前記間接周辺回路のうち、アドレス系回路が配 置された下側の間接周辺回路と下端のポンディン グパッドとの間の領域には、基板電圧発生回路が 配置されている。この基板電圧発生回路は、MO SFETのソース、ドレイン領域に付加される寄 生容量を低減するなどの目的で、前記半導体基板 を回路の接地電位よりも低い、例えば-2.5 乃 至-3.5[V]の電位にする。この核板電圧発生 回路は、その動作により少数キャリヤを発生する。 この少数キャリヤは、前記メモリセルを構成する キャパシタに侵入し、このキャパシタに密積され ている情報としての電荷量を変動させ、この変動 された電荷量に基づきリフレッシュ動作が行なわ れるので、リフレッシュ不良を誘発する。そこで、 前述したように、この基板電圧発生国路を前記下 端側のポンディングパッドの近傍に配置し、この

配図される。メモリセルアレイ部は、このボンディングパッドを中心に上下にまたは左右に分割される。直接周辺回路は、前記ポンディングパッドと前記メモリセルアレイ部との間の領域に、前記メモリセルアレイ部の夫々に沿って配置される。前記ボンディングパッドと前記直接周辺回路のうちの一方との間の領域には、前記直接周辺回路の大々が順次配置されている。

なお、この種のDRAMについては、例えば特 関平1-161859号公報に記載されている。 〔発明が解決しようとする課題〕

しかしながら、本発明者は、前記従来技術を検 討した結果、以下のような問題点を見出した。

前述の16M[bit]の大容量を有するDRAMにおいては、以下に述べるような理由から、前記直接周辺回路、間接周辺回路、ボンディングパッド、基板電圧発生回路の夫々を配置している。

前記直接周辺回路は、この直接周辺回路と前記メモリセルアレイ部との間の配線長を短くし、半

導体記憶装置の動作速度の高速化を図るために、 前記メモリセルアレイ部に沿って配置されている。 ポンディングパッドは、大容量化に伴うフ列に配 は、では、ではなが、ではなりができる。 ではないは、この2列のポンディングパッドは、 ワイヤポンディング時の衝撃によって、間接の辺 回路や破壊を生むない ために、間接周辺回路や破壊になるか解に して配置され、また、この離隔面積を最小限にす

るために、1個所に集中的に配置されている。

量に基づきリフレッシュ動作が行なわれた場合、 リフレッシュ不良が多発するという問題があった。 本発明の目的は、基板電圧発生回路を備えた半 導体記憶装置において、電気的信頼性を向上する ことが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明報書の記述及び添付図面によって明らかになるであろう。

(課題を解決するための手段)

本願において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、以下のとおりで ある。

基板電圧発生回路を備えた半導体記憶装置において、2個のメモリセルアレイ部間の領域に 談夫々のよせリセルアレイ部直接周辺回路間の領域に一方の直接周辺回路に沿って間接周辺回路を配置すると共に他方の直接周辺回路と前記外部端子との間の領域に前記基板電圧発生回路を配置する。

述化は、間接周辺回路を中心に、上下夫々に直接 周辺回路、メモリセルアレイ部の夫々を順次均一 な距離で配置することにより達成することができ

以上の理由から前記直接周辺回路、ポンディン グパッド、間接周辺回路の夫々の配置は決定され ている。この結果、前記基板電圧発生回路は、前 述したように、前記間接周辺回路と直接周辺回路 の一方との間の領域に配置されている(間接周辺 回路と直接周辺回路の他方との間の領域には、ポ ンディングパッドが配収されている)。このため、 前記基板電圧発生回路と前記上側のメモリセルア レイ部との間の領域には、前記直接周辺回路の一 方のみが配置されることになり、両者間を充分に 離隔できないので、前記基板電圧発生回路で発生 した少数キャリヤをこの直接周辺回路で吸収しき れなくなる。この結果、吸収されない少数キャリ ヤがメモリセルアレイ部に侵入し、メモリセルを 構成するキャパシタに苔積されている情報として の電荷量を変動させるため、この変動された電荷

(作用)

前述した手段によれば、前記基板電圧発生回路と夫々のメモリセルアレイ部との間の距離を、間接周辺回路と底相当する分、ままり、ボンディングパッドと直接周辺回路とに相当の分とに相ができるので、前記を抵抗をした少数キャリヤのメモャリンコスを低減し、前述の少数キャリヤによるリフレッシュ不良の発生を低減することができる。これにより、半導体記憶装置の電気的信頼性を向上することができる。

(発明の実施例)

以下、本発明の一実施例を図面を用いて具体的 に説明する。

なお、実施例を説明するための全図において、 同一機能を有するものは、同一符号を付け、その 繰り返しの説明は省略する。

まず、本発明の一実施例である D R A M を有する半球体記憶装置の実装状態の概略構成を、第 2 図 (平面図) を用いて説明する。この D R A M を

有する半導体記憶装置は、LOC構造の樹脂封止型パッケージに搭載される。

第2図に示すように、実施例の半導体記憶装置は、半導体基板1で構成されている。この半導体基板1は、例えば、単結晶珪素で構成されている。

この半導体基板1は、前述したように、LOC 構造の樹脂封止型パッケージに搭載されている。 つまり、樹脂封止部2によって、前記半導体基板 1は封止されている。

前記半導体基板1の中央部の表面上には、この レイアウトに限定されないが、複数個のポンディ ングパッド(外部端子) 3 が左右方向に 2 列に配 置されている。

前記ポンディングパッド3の夫々には、ポンディングワイヤ4を介在させて、半導体結板1上に引回されたインナーリード5が接続されている。 このインナーリード5には、アウターリード6が 一体化され接続されている。

このように、LOC構造の樹脂封止型パッケージに前記半導体基板1を搭載し、半導体基板1の

のキャパシタには、情報としての電荷が養積される。

前記左右に分割されたメモリセルアレイ部10間に配置された直接周辺回路11は、 Y デコーダ回路を主体に構成されている。前記上下に分割されたメモリセルアレイ部10間において、上下夫々のメモリセルアレイ部10に沿って配置された直接周辺回路 7 は、ワードドライバー回路、 X デコーダ回路を主体に構成されている。

この直接周辺回路7間の領域において、上側の一方の直接周辺回路7に沿って、前記間接周辺回路8 が配置されている。この間接周辺回路8 は、例えば、アドレスバッファ回路、クロック系回路、冗長回路を主体に構成されている。

前記直接周辺回路7間の領域において、下側の他方の直接周辺回路7に沿って、複数個のポンディングパッド3が、2列に左右方向に配置されている。

前記間接周辺回路8と前記ポンディングパッド 3との間の領域には、装板電圧発生回路9が配置 表面上にインナーリード 5 を引回すことにより、 機脂封止部 2 のサイズを縮小し、前記樹脂封止型 パッケージの小型化を図ることができる。

同第2図中、一点頻線で狙った領域には、直接 周辺回路(7)、間接周辺回路(8)、装板電圧発生 団路(9)の夫々が配置されている。

次に、前記半導体基板 1 内の各回路の配置を、 第 1 図(回路ブロック図)を用いて説明する。

第1図に示すように、前記半導体基板1の表面上には、メモリセルアレイ部10、直接周辺回路7、11、間接周辺回路8、ポンディングパッド3、基板電圧発生回路9の夫々が配置されている。

前記メモリセルアレイ部10は、これに限定されないが、上下及び左右の夫々に4つに分割されて配置されている。このメモリセルアレイ部10には、図示していないが、メモリセルが行列状に複数配置されている。このメモリセルは、メモリセル選択用MISFETと、このメモリセル選択用MISFETと直列に接続された情報書積用容量素子(キャパシタ)の直列回路で構成されている。こ

されている。この基板電圧発生回路9を、前記2 列に配列されたポンディングパッド3間に配置し た場合には、前記ポンディングパッド3の配列が この基板電圧発生回路9を迂回するので凹状にな ってしまい、この結果、直接周辺回路7、間接周 辺回路8の夫々も同様に凹状になってしまう。こ の直接周辺回路7.間接周辺回路8の夫々が凹状 になった場合には、直接周辺回路7、間接周辺回 路8の夫々を構成する各素子に接続される電源配 線や信号配線を、前述の凹状に合わせて曲げる必 要がある。この電源配線や信号配線を曲げるため には、この電源配線や信号配線を曲げるための領 域を更に設ける必要があるため染積度が低下する。 そこで、前記2列に配列されたポンティングパッ ド3個には前記基板電圧発生回路9を配置せず、 前記ポンディングパッド3が配置されている領域 とは異なる領域に、前記基板電圧発生回路9を配 導体基板1を、回路の接地電位例えば0[V]より も低い、例えば-2.5 乃型-3.5 [V]の電位に

ここで、前述したように、前記間接周辺回路 8 とポンディングパッド 3 との間の領域には、前記 基板電圧発生回路 9 を配置している。この結果、前記基板電圧発生回路 9 は、半導体基板 1 の上下メモリセルアレイ部 10間の中央部に配置されることになる。従って、この基板電圧発生回路 9 と前

回路 7 の夫々が配置され、これら回路の拡散 Pで 少数キャリヤを吸収することができるので、少数キャリヤがメモリセルアレイ部10に侵入することは低減され、少数キャリヤによるリフレッシュス良の発生を低減することができる。これにより、 半導体記憶装置の電気的信頼性を向上することができる。

本発明者は、前記基板電圧発生回路 9 とメモリセルアレイ部10 との間の距離が約 6 0 0 [μm]程度有り、両者間にMISFETのソース、ドレイン領域等の拡散層が有れば、前途の少数キャリヤを吸収し、リフレッシュ不良の発生を充分低減できることを確認している。本実施例によれば、前記基板電圧発生回路 9 と前記メモリセルアレイ部10との間の距離を約1000[μm]程度とることができる。

以上、本発明を実施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その薬旨を逸脱しない範囲において秘 々変更可能であることは言うまでもない。 記メモリセルアレイ部10との間の距離を、均等化 することができると共に最大にすることができる。 また、同時に、この基板包圧発生回路9と前配上 側のメモリセルアレイ部10との間の領域には、前 記間接周辺回路8、直接周辺回路7の夫々が配置 され、これら回路を構成するMISFETのソー ス、ドレイン等の拡散層は、前記基板電圧発生回 路9で発生した少数キャリヤを吸収することがで きる。また、基板電圧発生回路9と前記下側のメ モリセルアレイ部10との間の領域には、前記ポン ディングパッド3、直接周辺回路7の夫々が配置 され、この直接周辺回路7やポンディングパッド 3 の近傍に配図される酢電気保護回路を構成する MISFETのソース、ドレイン等の拡散層は、 前記基板電圧発生回路9で発生した少数キャリヤ を吸収することができる。従って、前記基板電圧 発生回路9と前記メモリセルアレイ部10との間の 距離を均等化すると共に大きくし、かつ、両者間 には前記間接周辺回路8及び直接周辺回路7、ま たは前記ポンディングパッド3及び前記直接周辺

例えば、本実施例では、前記ポンディングパッド3を2列に配置した例を示したが、本発明は、前記ポンディングパッド3を一列乃至複数列配置することもできる。

また、前記ポンディングパッド3を、左右方向 に配置した例を示したが、本発明は、前記ポンディングパッド3を上下方向に配置することもできる。この場合、直接周辺回路7、間接周辺回路8 の夫々はポンディングパッド3の配列に沿って配

また、本発明は、前記ポンディングパッド3と 前記間接周辺回路8の配置を入れ換えることもで きる。

(発明の効果)

本

本

似

に

お

い

で

は

の
に
よ

っ

て

得

ら

れ

る

効

果

を

低

単

に

説

明

す

れ

は

、

下

記

の

と

お

り

で

あ

る

。

訪板似圧発生回路を備えた半導体記憶装置において、電気的信頼性を向上することができる。

4. 図面の簡単な説明

持開平3-116865(6)


第1回は、本発明の一実施例であるDRAMを 有する半導体記憶装置の回路ブロック図、


第2回は、前記半導体記憶装置を搭載したLO C構造の樹脂封止型パッケージの全体構成の概略 を示す平面図、

第3回は、基板電圧発生回路の等価回路図である。

図中、1 ··· 半導体基板、3 ··· ポンディングパッド、7、11 ··· 直接周辺回路、8 ··· 間接周辺回路、9 ··· 基板電圧発生回路、10 ··· メモリセルアレイ部である。

代理人 弁理士 秋田収容





(5	1 頁(DInt H 01	. C1.	5	/04	s.	識別記号	G	庁内整理番号 7514-5F	
@ §	* •	明 :	者	梶	谷	_	彦	東京都青梅市今井2326番地 株式会社日立製作所デパイン 開発センタ内	ス
@ }	€ 1	明:	者	吉	岡	博	志	東京都小平市上水本町 5 丁目20番 1 号 日立超エル・エス・アイエンジニアリング株式会社内	
@ }	Ě	明 :	者	有	働	信	冶	東京都小平市上水本町 5 丁目20番 1 号 日立超エル・エス・アイエンジニアリング株式会社内	

THIS PAGE BLANK (USPTO)